模块管造器的 IP核，是采用硬件描写讲话来完毕的。起初它是以ADS8364芯片为管造对象，维系现实电途，将6通道同步采样的16位数据存储到FIFO管造器。当FIFO 管造器存储一个周期的数据后，发生一个隔绝信号，由PowerPC对其实行高速读取。云云不妨减轻CPU的承担，不须要频仍地对6通道的采样数据实行读取，撙节了CPU运算资源。
A/D转换芯片ADS8364是TI公司推出的专为高速同步数据采整体系策画的高速率、低功耗、6通道 (三相电压、三相电流)同步采样的16位A/D转换芯片。采用模仿和数字别离供电，正在模仿输入端，有模仿参考电压输入、输出引脚和信号六通道正反相输入引脚;正在数字端，首要包含管造ADS8364的读/写、复位、片选引脚和转换结果输出总线芯片的转换流程为：当ADS8364的HOLDX仍旧起码20 ns的低电平常，转换着手。当转换结果被存入输出寄存器后，引脚EOC的输出将仍旧半个时钟周期的低电平，以提示数据剖释打点器实行转换结果的吸取，打点器通过置RD和CS为低电平可使数据通过并行输出总线读出。正在转换数据的吸取流程中，ADS8364芯片各引脚使命的时序到达融合一概，才略包管监测摆设杰出使命，完全时序安顿如图1所示。
ADS8364芯片的数据输异常式别离由BYTE、ADD与所在线组合管造，转换结果的读取格式由电能质地监测体系中采用的数据剖释打点器决议，日常可取直接读取、轮回读取和FIFO格式的任何一种。按照BYTE为0或者为1可确定每次读取时取得的数据位数，按照ADD为0或者为1可确定第一次读取的是通道所在音信照样通道A/D转换结果。正在现实运用中，咱们维系了ADS8364模数转换器中的6个16位ADC可能成对同步使命的才能，3 个仍旧信号(HOLDA、HOLDB、HOLDC)可能同时被选通，其转换结果将保管正在6个寄存器中。关于每一个读操作，ADS8364均输出16位数据，最高位为符号位。按照图2所示的ADS8364轮回读取格式使命时序，需修立BYTE为0，A2、A1、A0别离为1、1、0。
①按照ADS8364的使命道理：HOLDX仍旧起码20ns的低电平，转换着手，因而管造器需按照时序哀求发生 HOLD周期信号。
②转换已毕后按照EOC的相应形态，须要置RD和CS为低电平，使数据通过并行输出总线读出。下面是按照EOC的形态调动RD值的 Verilog描写：
按照图1的使命时序和图2的轮回读取格式以及对数据收集频率(12.8 kHz)的哀求，对芯片相应的引脚实行管造，并和FIFO实行衔尾使收集的数据不妨根据轮回格式写入FIFO。采用Verilog硬件描写讲话完毕上述成效，并创设顶层文献准确衔尾各个成效模块。
86-021-69155901
86-021-69155906
